RDNA

||<tablewidth=100%><tablebordercolor=#000><bgcolor=#fff,#000><color=#000,#fff><nopad>

||<tablealign=center><tablebordercolor=#fff,#000><tablebgcolor=#fff,#000> ||<(>

AMD Radeon Graphics

둘러보기 ||

||

{{{#!wiki style="margin:0 -10px -5px; min-height:calc(1.5em + 5px)" {{{#!folding [ 펼치기 · 접기 ] {{{#!wiki style="margin:-5px -1px -11px"	GPU 마이크로아키텍처
TeraScale	GCN		RDNA		UDNA
			CDNA
<rowcolor=white> 그래픽 카드 제품군				가속기 제품군
RADEON RX		RADEON PRO		INSTINCT
드라이버 및 소프트웨어
Radeon Software		ROCm		GPUOpen
기술
Video Core Next · CrossFire · Eyefinity · FreeSync · Fluid Motion · FidelityFX						}}} }}}}}}

||<-2><tablewidth=100%><tablebordercolor=#000000><bgcolor=#000000><color=#ffffff><height=70>

||<-2><tablealign=center><tablebordercolor=#000000><tablebgcolor=#000000> ||<(> {{{#!wiki style="letter-spacing:-0.5px" RDNA 아키텍처 기반 제품군 ||

||

{{{#!wiki style="margin: -16px -11px;"		<colbgcolor=#ed1c24><colcolor=#ffffff> RDNA 1 (GCN ISA)	RX 5000 시리즈
RDNA 2 (RDNA 2 ISA)	RX 6000 시리즈
RDNA 3 (RDNA 3 ISA)	RX 7000 시리즈
RDNA 4 (RDNA 4 ISA)	RX 8000 시리즈	}}}
◀ 이전 GCN 아키텍처 기반 제품군	다음 ▶ -

AMD RDNA μArchitecture

1. 개요

2. 세대별 RDNA

2.1. RDNA 1 (Navi 1X, gfx1010)

• AMD Next Horizon: GAMING 발표 슬라이드
• INTRODUCING RDNA ARCHITECTURE Whitepaper
• "RDNA 1.0" Instruction Set Architecture Reference Guide

• 그래픽스 커맨드 프로세서
  GCN 계열의 커맨드 프로세서를 계승하는 블록으로, CPU의 명령을 받아 각 하부 구조로 명령을 발행한다.

• ACE
  GCN 계열의 ACE에 해당하는 블록. 그래픽스 커맨드 프로세서가 그래픽 연산 명령을 담당한다면, ACE는 GPGPU 연산 명령을 담당한다.

• HWS
  3세대 GCN부터 탑재된 HWS에 해당하는 블록. ACE를 위한 특화된 스케줄링을 통해 ACE의 효율을 2배 높여준다.

• 지오메트리 프로세서
  GCN 계열의 지오메트리 프로세서에 해당하는 블록. 이전 세대와 마찬가지로 버텍스 어셈블러, 지오메트리 어셈블러, 테셀레이터가 모두 포함되어 있지만, 셰이더 엔진마다 1개씩 배치되어 있던 구조에서 중앙의 1개만 독립적으로 재배치됐다. 그렇다고 지오메트리 성능이 크게 떨어진 것이 아니고, 기존의 지오메트리 프로세서가 수행했던 역할 일부가 프리미티브 유닛으로 분담하는 방식으로 조정됐기 때문에 프리미티브 유닛이 없는 복수의 지오메트리 프로세서 구조와 동등한 성능을 발휘할 수 있게 됐다.

• 셰이더 엔진
  2세대 GCN부터 도입된 셰이더 엔진을 계승하는 블록으로, 지오메트리 프로세서가 셰이더 엔진에 귀속되지 않고 고정 기능 유닛 형태로 독립되면서 역할이 조금 줄어들긴 했지만 그래도 GPU의 체급을 결정하는 대단위 블록인 점은 여전하다. 각 셰이더 엔진에는 셰이더 어레이(Shader Array)가 2개씩 포함되어 있다.

• 프리미티브 유닛
  기존에 있었던 지오메트리 프로세서의 성능 효율을 보조해주기 위한 유닛으로, 본래 5세대 GCN인 Vega에서 처음 발표되어 같은 지오메트리 프로세서 개수라도 추가된 프리미티브 셰이더 개수만큼 성능 효율이 향상됨에 많은 기대를 모았지만, 성능 효율 문제로 비활성화 돼서 4세대 GCN인 Polaris와 다를 바 없는 지오메트리 프로세서 구조가 됐다.
  그러다가 RDNA 기반의 Navi 10부터 프리미티브 셰이더가 제대로 구현됐는데, Navi 10 기준으로 지오메트리 프로세서가 4개에서 1개로 대폭 축소됐지만 그 대신 셰이더 엔진에 귀속되지 않은 독립적인 고정 유닛으로 재배치됐고, 셰이더 엔진에 2개씩 포함되어 있는 셰이더 어레이에서 프리미티브 셰이더가 1개씩 배치됐다. Navi 10 기준으로 총 4개가 탑재됐으며, 기존의 지오메트리 프로세서 4개일 때와 동등한 수준의 성능을 보여주었다.[1]
  지오메트리 프로세서에서 담당했던 3가지 기능인 지오메트리 어셈블러, 버텍스 어셈블러, 테셀레이션 중에 일부 기능이 프리미티브 셰이더가 가져가 분담하는 구조로 변경됐으며, GCN까지는 프리미티브 생성 속도와 컬링 속도가 같았으나, RDNA부터는 프리미티브 셰이더 덕분에 컬링 속도가 2배 빨라졌다. 유닛 하나에 클럭 사이클당 2개의 프리미티브 컬링 성능을 보여준다.

• 래스터라이저
  GCN 계열의 래스터라이저에 해당하는 블록. 이전 세대와 마찬가지로 Scan Converter, Hierarchical-Z도 함께 포함되어 있다.

• WGP (Work Group Processor)
  2개의 CU가 결합된 DCU(Dual Compute Units) 구조가 됐으며, 캐시 메모리와 같은 자원을 공유한다. AMD에서는 이를 'WGP'라고 부르며, 구조적으로는 NVIDIA의 SM(Streaming Multiprocessor)에 가깝다. 그동안 CU가 SM에 대응되는 단위로 취급됐다가 DCU를 보면 SM 2개씩 묶인 TPC(Texture Processing Cluster 또는 Thread Processing Cluster)에 가까운 모습으로 보일지라도, TPC 레벨에 존재하는 블록이 지오메트리 처리와 테셀레이션을 담당하는 폴리모프 엔진(Polymorph Engine) 말고는 아무 것도 없기 때문이다. 다시 말해서 TPC 레벨에서 두 SM을 서로 공유하는 메모리 계층이 아예 없다.
  GCN의 컴퓨트 유닛은 4개의 SIMD16에 1개의 공유 벡터/스칼라 유닛이 명령어 디코드와 발행을 하는 구조였지만, RDNA에서는 2개의 SIMD32에 각각 벡터/스칼라 유닛이 붙게 됐다. 따라서 1개의 CU를 완전히 채우는 데 GCN은 4개의 사이클이 필요했던 반면, RDNA에서는 1사이클만에 가능하게 됐다.
  또한 기본 실행 단위가 Wave64를 4개로 쪼개 SIMD16에 채우는 구조에서, SIMD의 넓이와 동일한 Wave32로 바뀌어 더욱 효율적인 명령어 처리가 가능해졌다. 참고로 NVIDIA의 CUDA에서도 동일한 크기를 사용한다.

• 렌더 백엔드
  GCN 계열의 렌더 백엔드에 해당하는 블록. 이전 세대와 마찬가지로 4개의 ROP이 묶여진 파티션 형태를 지니고 있으며, 기본적인 기능도 이전 세대와 큰 차이 없다.

• GPU 내부 메모리 계층 구조의 변화
  {{{#!wiki style="word-break: keep-all"
  

  GCN 5

  RDNA 1

  
  

  컴퓨트 유닛 레벨

  벡터 범용 레지스터 파일 64 KB × 4

  벡터 범용 레지스터 파일 128 KB × 2

  
  

  스칼라 범용 레지스터 파일 3.2 KB (GCN 4까지는 4 KB)

  스칼라 범용 레지스터 파일 10 KB

  
  

  셰이더 명령어 캐시 메모리 32 KB (컴퓨트 유닛 4개씩 할당된 구조 - 1개씩일 경우 8 KB에 대응)

  -

  
  

  L1 벡터 데이터 캐시 메모리 16 KB

  L0 벡터 데이터 캐시 메모리 16 KB

  
  

  스칼라 데이터 캐시 메모리 16 KB (컴퓨트 유닛 4개씩 할당된 구조 - 1개씩일 경우 4 KB에 대응)

  -

  
  

  로컬 데이터 셰어 메모리 (LDS) 64 KB

  -

  
  

  WGP 레벨

  -

  셰이더 명령어 캐시 메모리 32 KB

  
  

  -	스칼라 데이터 캐시 메모리 16 KB

  
  

  -	로컬 데이터 셰어 메모리 (LDS) 128 KB

  
  

  -	상수 캐시 메모리 16 KB[2]

  
  

  셰이더 엔진 레벨

  -

  L1 그래픽스 캐시 메모리 128 KB × 2

  
  

  GPU 전체 레벨

  글로벌 데이터 셰어 메모리 (GDS) 64 KB

  글로벌 데이터 셰어 메모리 (GDS) 64 KB

  
  

  L2 캐시 메모리 1~4 MB

  L2 캐시 메모리 2~4 MB

  
  GCN 마이크로아키텍처에 속한 L1 캐시 메모리가 L0 캐시 메모리라는 이름으로 변경됐으며, 그 대신 셰이더 엔진(Shader Engine) 내부끼리 공유되는 영역에 L1 캐시 메모리가 추가됐다. 또한 ROP이 포함되어 있는 렌더 벡엔드(Render Backend)가 L1 캐시 메모리에 붙게 되면서 라데온 RX 5600 XT처럼 ROP과 L2 캐시 메모리가 서로 일정한 구성비로 유지할 필요가 없어졌다. GCN에서 보여주지 못 했던 RDNA의 scalable이 드러나는 특징 중에 하나이기도 하다.
  LDCC(Lossless Delta Color Compression)라고 부르는 무손실 델타 컬러 압축 알고리즘이 개선됐으며, 내부적으로도 LDCC를 사용하게 변경되어 대역폭 절감이 가능해짐과 동시에 메모리 의존도가 낮아졌다. 경쟁사의 튜링 마이크로아키텍처만큼은 아니지만 파스칼 마이크로아키텍처 수준까지는 따라잡았다는 평. 이러한 캐시 메모리의 구조적 변화로 레이턴시 측면에서 L0 캐시 메모리 21%, L1+L2 캐시 메모리 24%, 그래픽 메모리라고도 부르는 전역 메모리 7%가 단축됐다고 한다.}}}

• VP9 가속이 강화된 Video Core Next 2.0

• CLRX에서는 GCN ISA 1.5 버전

2.2. RDNA 2 (Navi 2X, gfx1030)

• AMD Financial Analyst Day 2020 Round-Up: Laying A Path For Bigger & Better Things
• AMD's RDNA 2 Gets A Codename: “Navi 2X” Comes This Year With 50% Improved Perf-Per-Watt
• "RDNA 2" Instruction Set Architecture Reference Guide

【정식 발표 전 정보 펼치기 · 접기】

2020년 3월 5일, AMD 파이낸셜 데이에서 공식 발표된 RDNA의 후속 마이크로아키텍처. 하드웨어 레이 트레이싱을 지원하며, 전성비가 기존 RDNA 대비 50% 향상될 것이라고 한다.

2020년 8월 17일, HOT CHIPS 32의 엑스박스 시리즈 X 아키텍처 설명회를 통해 RDNA 2 아키텍처의 구조가 드러났는데, RDNA2의 비효율적인 하드웨어 레이 트레이싱 설계에 대해 의문이 제기되고 있다. RDNA2에는 CU 하나당 레이 트레이싱을 전담하는 기능성 텍스처 프로세서가 하나씩 들어가 레이 트레이싱 작업을 수행하는데, 텍스처 명령과 레이 명령을 동시에 수행할 수가 없다. 클럭당 1 레이 명령을 내리거나, 4 텍스처 명령을 내릴 수 있다. 텍스처 유닛과 레이 가속이 같은 자원을 공유하고 있기에 레이 트레이싱 성능이 결과적으로 최대값보다 낮게 나올 수 밖에 없다. AMD가 엔비디아의 레이 트레이싱 성능을 따라잡았을지에 대한 전망에 의심을 들게 만드는 부분. 또한 상황에 따라 값이 천차만별로 바뀌는 레이-삼각형 값이라는 애매한 지표를 공개해, 텍스처 프로세서의 수량으로 순수한 레이 연산능력인 기가레이를 산출하지 못해, RDNA2 아키텍처의 정확한 레이 연산능력을 특정 지을 수 없게 됐다.

한편 엑스박스 발표회를 통해 드러난 정보에 따르면 CU당 스칼라 및 벡터 처리량은 RDNA1과 동일한 것으로 나타난다. RDNA1과 같이 컴퓨팅용과 그래픽용 각각 하나씩 듀얼레인 명령어 프로세서를 구성했다. 14CU는 하나의 캐시메모리를 공유해 캐시 구조가 RDNA 1과 똑같다. 하지만 듀얼 컴퓨트 유닛이 로컬 데이터 공유를 가능케 해 짝지어진 컴퓨트 유닛들끼리는 마치 하나의 캐시 메모리를 공유하는것과 같은 만듦새를 취하게 한다. 셰이더 어레이 구성이 10CU에서 14CU가 돼 양치기를 통한 성능 향상이 쉬워졌다.

2020년 9월 10일, 10월 28일(현지시간)에 RDNA 2에 대한 소식이 발표될 예정이다. #

2020년 9월 17일, 동 클럭/스펙 당 성능은 불확실하지만 Xbox One X 대비 25%라고 주장하는 것으로 보아 현행 RDNA1과 큰 차이가 없을 가능성이 높다. RDNA2는 GCN4세대 대비 +25%인 셈인데, 문제는 이미 RDNA 1세대부터가 GCN 5세대 대비 +25% 가량을 성사했기 때문. 아이러니하게도 VEGA 아키텍처, 즉 GCN 5세대로 가면서 4세대 폴라리스보다 성능상으로 퇴화(...)를 해버린 희대의 촌극이 일어난 덕분에, 저 내용대로라면 RDNA2는 RDNA1보다는 조금 더 좋아지는 게 맞기는 하다.

• 셰이더 엔진의 확장 및 구성 변경
  RDNA 계열 아키텍처 기반 GPU의 체급을 결정하는 대단위 블록인 셰이더 엔진이 2개 → 4개로 2배 확장됐다. 셰이더 엔진 하나에 2개씩 구성되는 셰이더 어레이도 4개 → 8개로 2배 확장됐고, WGP도 최대 총 20개 → 40개로 2배 확장됐으며, 128 KB인 L1 캐시 메모리도 최대 총 4개 → 8개로 2배 확장됐다. 단, 각 셰이더 엔진마다 프리미티브 유닛, 래스터라이저, 렌더 백엔드가 각각 2개, 2개, 8개씩 → 1개, 1개, 4개씩으로 절반 감소됐으며, L2 캐시 메모리는 256 KB 슬라이스 16개에 총 4 MB 그대로 유지됐다.

• 전력 대비 성능이 최대 54% 향상
  공정 미세화 없이 전성비가 최대 목표치였던 50%를 넘어 최대 54%로 달성됐다. 54% 안에는 16% 기여도의 클럭 포텐셜, 17% 기여도의 전력 최적화, 21% 기여도의 클럭당 성능 강화가 합산된 값이다. 그런데 다른 슬라이드(PUTTING IT ALL TOGETHER)에서는 클럭당 성능의 그래프가 약 16%에 근접한 길이로 보여져서 어느 쪽이 맞는지는 확실하지 않다.

• 지오메트리 성능 효율성 개선
  프리미티브 유닛이 최대 4개로 이전 세대와 동일하다. 다만, 이전 세대에서는 효율이 낮은 편이었는데, 이번에는 효율이 개선되어 지오메트리 성능이 최대 80%까지 향상됐다. 어떻게 효율이 향상됐는지는 확실하지 않으나, 5세대 GCN인 Vega 아키텍처에서 처음 소개됐던 프리미티브 셰이딩 자체가 지오메트리 프로세서의 일부 기능을 프리미티브 유닛이, 프리미티브 유닛의 일부 기능을 컴퓨트 유닛이 분담하여 비효율성을 개선하는 방식이기에, 컴퓨트 유닛의 개수가 이전 세대보다 2배 증가된 것이 프리미티브 셰이딩의 진가를 발휘하게 된 가장 큰 요인인 듯.

• 래스터라이제이션 성능 2배 증가
  래스터라이저는 최대 4개로 이전 세대와 동일하지만, 래스터라이제이션 성능이 16 픽셀/클럭 사이클 → 32 픽셀/클럭 사이클로 향상됐다. 정황상 래스터라이저와 함께 있던 Scan Converter가 2배로 증설된 듯.

• 레이 엑셀러레이터 (Ray Accelerator)
  경쟁사의 지포스가 RT 코어가 탑재된 것과 같이, 라데온에도 레이 트레이싱 전용 가속 장치가 컴퓨트 유닛마다 1개씩 탑재됐다. 거시적으로 HOT CHIPS 32에 발표된 XBOX SERIES X의 아키텍처 설명회에서 설명했던 '컴퓨트 유닛 안에 클럭당 4텍스처링 또는 4레이 트레이싱으로 동작'이 그대로 반영되어 있는데, 이는 텍스처 유닛에 사용될 자원과 레이 엑셀러레이터에 사용될 자원이 서로 공유하면서 한정된 구조이기 때문. 따라서, 1 클럭 사이클 내에서 텍스처링과 레이 트레이싱의 동시 연산이 불가능할 수도 있다. 동시 연산할 수 있더라도 둘 다 최대 스펙만큼의 성능을 발휘할 수 없다는 것.
  세부적으로 살펴보면 RT 코어와 마찬가지로 BVH(Bounding Volume Hierarchy) 기능을 수행하는데, 광선의 교차(intersection) 판별 기능이 있어도 광선이 교차하는 박스 순회(traversal) 기능은 없어서 순회 기능을 범용 연산부인 스트림 프로세서로 대신해야 하기 때문에 순회 기능이 많이 요구되는 게임에 불리할 것이라고 예상됐지만, 후술할 라데온과 엔비디아의 특성 차이 대문에 오히려 박스 판별이 많을 수록 더 좋은 성능을 보여준다. 광선 교차 판별 기능 중에서도 박스 판별 성능과 박스 순회 후 삼각형 판별 성능이 경쟁사의 Ampere 아키텍처에 도입된 2세대 RT 코어와 다른데, 클럭당 박스 판별 성능이 2세대 RT 코어보다 2배 빠른 4개인 반면, 클럭당 삼각형 판별 성능은 2세대 RT 코어의 절반으로 튜링 아키텍처에 도입된 1세대 RT 코어와 같은 1개이다.
  물론, 텍스처 유닛과 공유하는 자원의 구조가 나쁘기만 한 것은 아니다. 2010년대 이후로 게임이 텍스처링보다는 셰이딩 비중이 커지는 추세인 점도 있지만, 순회 기능을 전용 하드웨어가 아닌 스트림 프로세서가 수행해주기 때문에 스트림 프로세서에 큰 영향을 주지 않기 위한 목적이 더 크다고 볼 수 있다. CUDA 코어, 텍스처 유닛, RT 코어 모두 L1 데이터 캐시 및 셰어드 메모리 하나에 공유해서 RT 코어가 동작하면 CUDA 코어에 큰 영향을 줄 수 있는 경쟁사와는 확연하게 다른 점.
  그 뿐만 아니라, 전용 하드웨어의 역할이 커지면 트랜지스터도 그만큼 많이 차지할 수밖에 없는데, RDNA 2의 레이 엑셀러레이터는 경쟁사 Turing, Ampere의 RT 코어보다 적은 기능이므로 필요한 트랜지스터가 절약되고, GPU 실리콘 다이의 면적을 줄여서 물량을 더 확보할 수 있는 장점이 있다. 면적 대비 성능으로 효율성을 꾀한 셈. 순회 기능을 스트림 프로세서가 수행해주기 때문에, 전용 하드웨어보다 성능이 떨어질지라도 개발자(프로그래머)가 게임의 특성에 맞도록 유연하게 프로그래밍 할 수 있는 것은 덤.
  하지만, 게임 개발사들이 먼저 나온 경쟁사의 RT 코어 구조에 맞게 개발됐기 때문에, 자원 공유 및 프로그래밍 가능하다는 장점이 무색해지고 결과적인 레이 트레이싱 성능이 경쟁사보다 크게 뒤쳐진 요인으로 꼽히고 있다. 그래서 지포스 20에게도 밀려 없는것보다는 나은정도에 머무르는 수준이다.

• 렌더 백엔드 플러스 (RB+)
  지금까지의 렌더 백엔드 블록은 4개의 ROP이 포함되어 있었고 스루풋도 4 픽셀/클럭 사이클과 16 Depth Samples/클럭 사이클을 유지했으나, 이번에는 8개의 ROP이 포함되는 구조가 되면서 8 픽셀/클럭 사이클로 2배 향상됐다. 그래서 블록 개수가 16개로 똑같아도 ROP이 128개가 된다. WGP가 최대 2배 확장된만큼 ROP도 2배 확장됐기 때문에 이전 세대 RDNA에서 지녔던 같은 렌더링 성능 대비 연산 성능에 따른 뚜렷한 게이밍 성능 스케일링 특성이 고스란히 적용됐다고 볼 수 있다. 하지만, 블록 1개에 여전히 16 Depth Samples/클럭 사이클이라서 완전한 ROP 8개라고 보기엔 애매하다.

• 컴퓨트 유닛 내부 스레드 스케줄러와 L0 → L1 캐시 메모리 방향의 대역폭 조정
  컴퓨트 유닛 내부에 스레드 스케줄러인 웨이브 프론트 컨트롤러가 20개 → 16개로 감소됨에 따라, 최대 스레드 개수도 1280스레드 → 1024스레드로 감소됐다. 또한, L0 → L1 캐시 메모리 방향의 대역폭이 64 바이트/클럭 사이클 → 32 바이트/클럭 사이클로 절반이나 축소됐다. 이렇게 조정된 원인은 정확히 알 수 없으나, 캐시 메모리에 사용되는 SRAM의 슬라이스 개수와 SRAM 슬라이스의 비트 채널 개수에 따른 면적 문제이거나, IPC, 성능 효율, 고클럭을 모두 달성하기 위해 어쩔 수 없이 축소했을 것이라는 추측성 의견이 있다. 다행히, 반대 방향인 L0 ← L1 캐시 메모리 대역폭은 128 바이트/클럭 사이클로 유지됐으며, 셰이더 어레이 내부 기준 L1 ↔ L2 캐시 메모리 대역폭도 256 바이트/클럭 사이클 그대로 유지됐다.

• 인피니티 캐시 메모리 (Infinity Cache Memory)
  

• Direct3D Feature Level 12_2 (DirectX 12 Ultimate 포함)
  DirectX 레이 트레이싱 이외에도 메시 셰이더, 샘플러 피드백, 가변 셰이딩(VRS) 기능도 지원한다. 이를 적극적으로 활용하면 FP32 연산 성능을 이용하여 성능 효율을 높일 수 있으나, 현재까지는 2020년에 공개된 언리얼 엔진 5의 '나나이트 세계의 루멘' 데모 영상이 이를 활용한 것으로 보이지만 이런 식으로 활용한 게임이 아직 없다.

• 스마트 엑세스 메모리 (Smart Access Memory)
  

• 레이지 모드 (Rage Mode)
  그래픽 카드의 전력 제한을 완전히 해제하는 것은 아니고 어느 정도 완화하여 오버클럭 포텐셜, 온도, 전력이 허용되는 범위 한해서 더 높은 부스트 클럭으로 끌어 올리는 기능이다. 라이젠 CPU의 PBO에 대응되는 기능이라고 볼 수 있다. 하지만, PBO처럼 제약 조건들이 걸려서 클럭 향상률이 크지 않은데다 GDDR6 SGRAM 대역폭의 한계로 인한 병목 현상이 심화되어 게이밍 성능에 큰 효과가 없다는 단점이 있다. 결국 실제 벤치마크에서는 평균 1% 내외로 밝혀지면서 실효성이 떨어지는 기능으로 전락된 상태.

• AV1 가속이 추가된 Video Core Next 3.0

2.3. RDNA 3 (Navi 3X, gfx1100)

• AMD 공식 보도 자료 AMD Unveils World’s Most Advanced Gaming Graphics Cards, Built on Groundbreaking AMD RDNA 3 Architecture with Chiplet Design
• ANANDTECH AMD Reveals Radeon RX 7900 XTX and 7900 XT: First RDNA 3 Parts To Hit Shelves in December
• tom's HARDWARE AMD RDNA 3 GPU Architecture Deep Dive: The Ryzen Moment for GPUs
• "RDNA3" Instruction Set Architecture Reference Guide

【정식 발표 전 정보 펼치기 · 접기】

2020년 3월 5일 AMD Financial Analyst day 2020의 GPU 로드맵에서 처음 언급됐으며, ZEN 2에서 처음 사용된 칩렛 방식을 그래픽 칩 최초로 적용할 예정이라고 밝혔다. 유출된 정보에 의하면 머신러닝용 코어가 따로 탑재될 수도 있다. 먼저 발표된 CDNA 마이크로아키텍처부터 컴퓨트 유닛마다 매트릭스 코어가 탑재된 전례가 있기 때문.

2022년 6월 10일, Financial Analyst Day 2022의 GPU 로드맵에서 RDNA 3의 관한 정보가 일부 공개됐는데, 2022년 후반에 출시될 예정임을 재확인됐고, RDNA 2 대비 ' >50% 증가'된 전성비를 목표로 하는 마이크로아키텍처라고 한다. 이를 실현하기 위한 주요 특징들은 다음과 같다.

• 5 nm 공정 노드 : 2021년까지만 해도 'Advanced Node'라고 막연하게 표현돼서 CDNA 2에 채택된 6 nm인 TSMC N6일 것이라는 여론이 강세였다. 물론, 5 nm일 것이라는 소문은 지속적으로 나왔지만, Apple이 TSMC N5의 최대 발주처로 거듭나면서 우선 순위에 밀린 AMD의 N5 커패시티 확보 전망이 좋지 않았기 때문. 다행히, 공식 로드맵에서 5 nm로 명시되어 경쟁사와 전성비 경쟁에 크게 불리하지 않을 것으로 보인다.
• 진보된 칩렛 패키징 : 2019년에 출원된 GPU CHIPLETS USING HIGH BANDWIDTH CROSSLINKS와 ACTIVE BRIDGE CHIPLET WITH INTEGRATED CACHE 특허를 통해 ZEN과 같은 MCM 구조로 유력했었다. 2021년 11월에 발표된 CDNA 2가 칩렛 구조로 밝혀지면서 더욱 확실시됐고, 이윽고 사실로 밝혀진 것. 단, 같이 공개된 CDNA 3가 '3D 칩렛 패키징' 구조라고 강조돼서 진보된 칩렛 패키징과 같은 구조를 가리키는 것인지, 그리고 ZEN 2와 같은 칩렛 구조인지, ZEN 및 CDNA 2와 같은 칩렛 구조인지 구체적인 정보가 아직 없다.
• 재설계된 컴퓨트 유닛 : 워크 그룹 프로세서 내부의 컴퓨트 유닛 구조가 변경될 것이라는 소문은 지속적으로 등장했으나, 아직까지는 구체적으로 어떤 구조인지는 불명.
• 최적화된 그래픽스 파이프라인 : 최적화가 구체적으로 어떤 방식을 가리키는 것인지 자세한 정보가 아직 없다.
• 차세대 인피니티 캐시 메모리 : 같이 공개된 CDNA 3도 차세대 인피니티 캐시 메모리가 도입될 것이라고 발표됐기 때문에, RDNA 3도 이와 같은 기술일 가능성이 있다. 이미 라이젠 7 5800X3D가 면적을 키우지 않고도 캐시 메모리 용량을 크게 늘릴 수 있으면서, 캐시 메모리 용량과 게이밍 성능의 상관관계가 전세계 리뷰어들의 테스트를 통해 증명됐기 때문에, RDNA 3의 인피니티 캐시 메모리도 3D V-Cache 형태로 용량을 늘리려는 것이 아니냐는 추측이 나오고 있다.

• 칩렛 디자인 (Chiplet Design)
  게이밍용 GPU로써 세계 최초로 도입된 마이크로아키텍처로, 기존의 그래픽스 및 컴퓨팅 영역은 GCD (Graphics Compute Die)로, 인피니티 캐시 메모리 및 외부 메모리 컨트롤러는 MCD (Memory Cache Die)로 분리됐다. 이런 식으로 나누어 생산하기 때문에 수율을 높일 수 있고, 반도체 공정에서의 크기 제약 문제를 해결할 수 있다.[5][6] (출처) 언뜻 보면, 과거 HBM이 탑재된 GCN 3 기반의 Fiji 및 GCN 5 기반의 Vega 10, 20이 연상되는 모양새지만, HBM 자리에 HBM 대신 인피니티 캐시 메모리 및 외부 메모리 컨트롤러로 치환된 모습이라고 봐도 무방하다.
  물론 CPU 시장에서 라이젠이나 에픽 제품군들의 CCD 처럼, 그래픽 처리 유닛인 GCD도 여러개로 쪼개서 연결하는 방식으로 성능과 수율 스케일링을 하지 않는 것에 의문을 가질수도 있지만, 사실상 현재 기술로는 GCD까지 쪼개버리는건 난점이 많기에 아직은 힘들다고 한다. 메모리 유닛인 MCD의 경우, 공정 향상에 의한 면적 축소가 매우 적은 반면, 다이에서 차지하는 비중이 상당히 높은 편이라, 최신공정의 다이 면적당 생산비가 상당히 높아진 현 상황에서 MCD만 전세대 공정으로 생산해서 연결하는 방식으로 조립하는 것 만으로도 높은 수율과 낮은 단가를 달성할 수 있다.
  단, RX 7600 시리즈에 사용된 Navi 33만 기존의 모놀리식 칩으로 디자인 되었다.

• 최대 54% 향상된 전성비
  Windows 10 Pro, 자사의 라이젠 9 5900X, DDR4-7200 SDRAM 32 GB, ASUS ROG CROSSHAIR VIII HERO (WI-FI) 보드 환경에서 RX 6900 XT와 TBP 300 W로 제한된 RX 7900 XTX로 비교했을 때 전성비 50% 향상 목표가 달성됐는데, GCD가 TSMC N5로 공정 미세화됨과 동시에 마이크로아키텍처 자체의 업그레이드 덕이라고 볼 수 있다. 단, MCD는 RX 6500 XT, 6400에 쓰였던 Navi 24와 같은 TSMC N6 공정으로 제조됐지만, GPU 전체 소비전력에 큰 비중을 차지하지 않는다고 한다.

• 디커플링된 클럭 도메인
  GPU 전체 기준 클럭 도메인의 디커플링은 이미 RDNA 2에도 있었지만, RDNA 3에는 전성비 극대화를 위해 GCD 내부조차도 셰이더 클럭 도메인과 프론트엔드 클럭 도메인으로 비동기화 됐다. 경쟁사의 G80, GT200, 페르미 마이크로아키텍처와 유사한 방식.

• 약 20% 향상된 실리콘 활용도
  최대 부하 상태에서도 칩의 일부가 잦은 유휴 상태였던 이전 세대의 문제점을 개선하여 성능 효율을 높였다고 한다.

• 65% 높아진 트랜지스터 밀도
  Compute Unit Pair (Work Group Processor) 기준으로, RDNA 2의 4.33 mm² 면적, 2억 1500만 개의 트랜지스터에서 RDNA 3의 2.5 mm² 면적, 3억 3100만 개의 트랜지스터로 구성됨에 따라, 트랜지스터 밀도가 1.65배 높아졌다.

• 울트라-패스트 칩렛 인터커넥트 (Ultra-Fast Chiplet Interconnect)
  25개의 와이어로 구성된 Organic Substrate Interconnect 방식의 RYZEN & EPYC IFOP Links보다 거의 10배 빠른 대역폭 밀도인 50개 와이어로 구성된 High-performance Fanout Packaging 기술을 활용하여, 9.2 Gbps의 Infinity Links를 구축하게 됐고, GCD ↔ MCD 간 최대 5.3 TB/s의 대역폭을 제공할 수 있게 됐다. 해당 대역폭은 곧 인피니티 캐시 메모리의 대역폭이기도 하다.
  에너지 효율은 0.4 pj/bit로, 인텔이 개발 중인 Foveros의 0.2 pj/bit, EMIB의 0.3 pj/bit보다는 높지만, HBM 탑재 GPU에 쓰이는 TSMC CoWoS의 0.56 pj/bit, NVIDIA NVLink-C2C 혹은 자사 RDNA 2 Infinity Fabric의 1.3 pj/bit보다는 낮은 비트당 소비 에너지에 해당한다고 한다. 그 덕분에 해당 소비전력이 GPU 전체 소비전력의 5% 미만이라고 한다.
  참고로, GDDR6 SGRAM의 에너지 효율은 7.5 pj/bit, GDDR6X SGRAM은 7.25 pj/bit로 GPU 내부와의 전력 효율 격차가 비교가 안 될 정도라서, RDNA 2부터 외부 메모리 의존도 낮추기 전략이 본격화된 이유이기도 하다.

• 2세대 인피니티 캐시 메모리 (2nd-Generation Infinity Cache Memory)
  출시 6개월 전에 소개된 '차세대 인피니티 캐시 메모리'의 정체는 이전 세대와는 다르게 별도의 MCD에 있었으며, MCD 내부마다 8개의 2 MB 캐시 슬라이스가 구성되어 16 MB씩 탑재되어 있다. MCD 6개일 경우 96 MB, 5개일 경우 80 MB가 되는 셈. 최대 총 대역폭이 5.3 TB/s인데, Infinity Links가 9.2 Gbps로 밝혀졌으므로 클럭 도메인은 1.94 → 2.3 GHz로 약 18% 빨라졌다. 울트라-패스트 칩렛 인터커넥트와 높아진 캐시 메모리 클럭 덕분에 인피니티 캐시 메모리 레이턴시가 10% 정도 단축됐지만, 같은 클럭으로 맞춰서 비교하면 레이턴시가 지연됐음을 짐작할 수 있다.
  그리고 클럭 사이클당 2304 바이트이므로 정확히 5299.2 GB/s가 되지만, MCD 6개 기준의 총 대역폭이므로 MCD 1개당 클럭 사이클당 384 바이트, 883.2 GB/s의 대역폭이 된다. 캐시 적중률은 AMD 공식 홈페이지에 기재된 유효 메모리 대역폭 (Effective Memory Bandwidth)을 통해 가늠해볼 수 있다. 단, 어느 해상도 환경을 기준으로 계산된 것인지는 불명.
• RADEON RX 7900 XTX의 유효 메모리 대역폭 : 3500 GB/s
• 인피니티 캐시 메모리 클럭 : 2.3 GHz
• 인피니티 캐시 메모리 버스 폭 : 18432-bit
• 인피니티 캐시 메모리 대역폭 : 5299.2 GB/s
• GDDR6 SGRAM 대역폭 : 960 GB/s
• (5299.2 × 적중률 0.59) + (960 × 부적중률 0.41) = 3520.128 [GB/s]
• RADEON RX 7900 XT의 유효 메모리 대역폭 : 2900 GB/s
• 인피니티 캐시 메모리 클럭 : ? GHz
• 인피니티 캐시 메모리 버스 폭 : 15360-bit
• 인피니티 캐시 메모리 대역폭 : ? GB/s
• GDDR6 SGRAM 대역폭 : 800 GB/s
• (? × 적중률 ?) + (800 × 부적중률 ?) = ? [GB/s]
• RADEON RX 7800 XT의 유효 메모리 대역폭 : 2708 GB/s
• 인피니티 캐시 메모리 클럭 : ? GHz
• 인피니티 캐시 메모리 버스 폭 : 12288-bit
• 인피니티 캐시 메모리 대역폭 : ? GB/s
• GDDR6 SGRAM 대역폭 : 624 GB/s
• (? × 적중률 ?) + (624 × 부적중률 ?) = ? [GB/s]
• RADEON RX 7700 XT의 유효 메모리 대역폭 : 1995 GB/s
• 인피니티 캐시 메모리 클럭 : ? GHz
• 인피니티 캐시 메모리 버스 폭 : 9216-bit
• 인피니티 캐시 메모리 대역폭 : ? GB/s
• GDDR6 SGRAM 대역폭 : 432 GB/s
• (? × 적중률 ?) + (432 × 부적중률 ?) = ? [GB/s]
• RADEON RX 7600, RX 7600 XT의 유효 메모리 대역폭 : 477 GB/s
• 인피니티 캐시 메모리 클럭 : ? GHz
• 인피니티 캐시 메모리 버스 폭 : 6144-bit
• 인피니티 캐시 메모리 대역폭 : ? GB/s
• GDDR6 SGRAM 대역폭 : 288 GB/s
• (? × 적중률 ?) + (288 × 부적중률 ?) = ? [GB/s]

참고로, MCD로 분리됐기 때문에 2종류의 PHY가 탑재됐는데, 하나는 GCD ↔ MCD용 PHY, 다른 하나는 MCD ↔ GDDR6 SGRAM용 32-bit 폭의 PHY 2개가 탑재되어 있다.

• 개편된 컴퓨트 유닛
  출시 6개월 전에 소개된 '재설계된 컴퓨트 유닛'이라는 특징답게 컴퓨트 유닛이 크게 변경됐다. 정식 발표된 이후에는 '듀얼 이슈 (Dual Issue)'로 소개되었다.
• 컴퓨트 유닛마다 FP32 전용 SIMD32 ALU가 추가
  기존 FP32 & INT32 겸용 SIMD32 ALU에서 FP32 전용이 더 추가된 덕분에 FP32 한정 쓰루풋이 컴퓨트 유닛 1개당 최대 2배까지 빨라질 수 있게 됐다. 결과적으로 경쟁사의 게이밍용 Ampere 마이크로아키텍처와 유사한 양상이지만, 스트림 프로세서 카운트는 경쟁사와 다르게 최대 FP32 스루풋에 맞추지 않고 FP32 & INT32 겸용 ALU와 FP32 전용 ALU를 하나로 묶어서 카운트 하는 방식으로 취급하고 있다.
• 1번의 Wave64 명령 발행을 1 클럭 사이클 단위로 처리 가능
  AMD가 정의한 스레드 그룹 개념인 웨이브프론트(Wavefront)가 종래에는 1 명령 발행 1 클럭 사이클을 32스레드(Wave32)까지 지원한 탓에 64스레드(Wave64)를 처리하려면 2 클럭 사이클이 요구됐는데, 이번엔 Wave64도 1 클럭 사이클 처리가 가능해졌다.

그러나, 듀얼 이슈 기능을 제대로 활용하려면 게임 개발사들에게 최적화 작업을 추가로 요구해야 한다는 점인데, 대다수 게임 개발사들이 개편된 컴퓨트 유닛 구조에 맞게 최적화 작업했을 리 만무했고 결국, 개편된 컴퓨트 유닛을 제대로 활용하지 못 한 채 AMD가 의도한 성능이 잘 나오지 못 하는 치명적인 문제로 낙인찍혔다. 세간에는 이를 '하드웨어 버그', 일각에서는 '하드웨어 결함'이라는 극단적인 의견까지 나오고 있다.

• GPU의 CPU 오버헤드 낮추기
  MDIA (Multi-Draw Indirect Accelerator)를 통해, 드로잉 명령을 복수로 인스턴스화하여 CPU 오버헤드를 낮출 수 있다.

• AI 매트릭스 엑셀러레이터 (AI Matrix Accelerator)
  경쟁사의 Tensor Core, XMX와 비슷한 포지션으로 새로 추가된 인공지능 딥 러닝에 적합한 합성곱(Convolution) 특화 가속기. WMMA (Wave Matrix Multiply Accumulate) 기능을 통해 FP16, BF16(brain-float 16-bit), INT8 데이터 타입은 동시에 2 Dot Product( 내적)을 지원함에 따라 컴퓨트 유닛당 일반 FP32 연산(128 FLOP)의 2배가(256 FLOP) 되고, INT4 데이터 타입만 동시에 4 Dot Product까지 지원하여 컴퓨트 유닛당 일반 FP32 연산의 4배가(512 FLOP) 된다. GPU 부스트 보장 클럭 기준으로 RX 7900 XTX가 RX 6900 XT보다 2.7배 이상 향상됐다. 이에 따라 FSR, XeSS, DLSS와 같은 이미지 품질 및 성능 업스케일링 기능에만 국한되지 않고, 월드 생성, NPC, 봇 등의 전반적인 게임 플레이 개선에도 활용할 수 있다.
  하지만, Tensor Core는 Sparsity나 누산하는(Accumulate) 기능을 동원하지 않고도 SM당 일반 FP32 CUDA 연산 대비 FP16, BF16은 8배, INT8은 16배, INT4는 32배까지 가능하고, XMX도 X^e Vector Engine & Matrix Engine당 FP16, BF16은 8배, INT8은 16배, INT4는 32배까지 가능해서 AMD의 것이 성능면에서 불리한 구조라는 점이다.

• 2세대 레이 트레이싱 엑셀러레이터 (2nd-Generation Ray tracing Accelerator)
  이전 세대와 마찬가지로 BVH (Bounding Volume Hierarchies)의 광선 박스 순회 (ray box traversal) 기능이 없어서 여전히 컴퓨트 유닛에 의존하는 하이브리드 방식이지만, 컴퓨트 유닛의 부하를 낮춰서 성능 효율을 높이는 방향으로 개선됐다.
• 하드웨어적으로 관리되는 DirectX Raytracing의 광선 플래그
  반복 처리시 요구 명령어 횟수가 15% 정도 절감됐다.
• 삼각형/서브트리 컬링 방식의 변경
  기존의 삼각형/서브트리 컬링이 Late Culling 방식에서 Early Subtree Culling 방식으로 변경되면서, 컬링 완료에 필요한 테스트 횟수가 9 → 1번으로 크게 줄어들었다.
• 투 스텝 스케줄링 알고리즘 도입
  광선 처리 사이클 횟수가 7 → 3 사이클로 개선됐다.
• 하드웨어 스택 관리 최적화 (HSMO)
  요구 탐색 명령어 횟수가 50% 정도 절감됐다.
• 유연성 있는 광선 교차 계산
  기존에는 무조건 시점 우선 (Closest First)으로만 계산했으나, 시점 우선은 물론이고 중앙점 우선 (Closest Midpoint), 크기 우선 (Largest First)까지 총 3가지 방식으로 확장되어, 상황에 따라 가장 적합한 방식을 유연하게 채택할 수 있게 됐다. 이에 따라 광선 교차 계산 과정이 최적화 됐다.

종합적인 레이 트레이싱 성능이 Windows 11 Pro 4K UHD 환경에서 3DMark SpeedWay, 사이버펑크 2077, Dying Light 2 Stay Human, 포트나이트를 기준으로, RX 7900 XTX, 라이젠 9 7900X, DDR5 SDRAM 32 GB, MSI X670E Ace 보드인 시스템이 RX 6950 XT, 라이젠 9 5900X, DDR4 SDRAM 32 GB, ASRock X570 Taichi 보드인 시스템보다 최대 1.8배 향상됐다. 단, 전용 유닛 수가 20% 증가됐고, 부스트 보장 클럭이 약 8% 증가됐으므로, 나머지 약 39% 향상 기여도가 CPU 성능, 메인 메모리 성능, 그리고 5가지의 개선 사항들이 어우러진 것이라 볼 수 있다.
이전 세대보다 개선된 점은 분명하나, 이전 세대부터 지녔던 경쟁사의 동세대 지포스 그래픽 카드 대비 현저히 낮은 레이 트레이싱 성능 약점을 극복하지 못 한 것으로 평가 받고 있다. 이젠 지포스 20 시리즈 정도는 RT 연산 능력으로도 이기지만 그걸 이겼다고 자랑이 되는건 당연히 아니다.(...)

• GPU 내부 메모리 계층 구조의 변화
  {{{#!wiki style="word-break: keep-all"
  

  RDNA 2

  RDNA 3

  
  

  컴퓨트 유닛 레벨

  벡터 범용 레지스터 파일 128 KB × 2

  벡터 범용 레지스터 파일 192 KB × 2 (단, Navi 33과 Phoenix APU는 128 KB × 2 그대로 유지)

  
  

  스칼라 범용 레지스터 파일 10 KB

  
  

  L0 벡터 데이터 캐시 메모리 16 KB

  L0 벡터 데이터 캐시 메모리 32 KB

  
  

  WGP 레벨

  L0 (셰이더) 명령어 캐시 메모리 32 KB

  
  

  스칼라 데이터 캐시 메모리 16 KB

  
  

  로컬 데이터 셰어 메모리 (LDS) 128 KB

  
  

  상수 캐시 메모리 16 KB

  
  

  셰이더 엔진 레벨

  L1 그래픽스 캐시 메모리 128 KB × 2

  L1 그래픽스 캐시 메모리 256 KB × 2

  
  

  GPU 전체 레벨

  글로벌 데이터 셰어 메모리 (GDS) 64 KB

  글로벌 데이터 셰어 메모리 (GDS) 4 KB

  
  

  L2 캐시 메모리 1~4 MB

  L2 캐시 메모리 2~6 MB

  
  

  인피니티 캐시 메모리 16~128 MB

  인피니티 캐시 메모리 32~96 MB

• L1 ↔ L2 캐시 메모리 대역폭이 클럭당 2048 → 3072 바이트로 1.5배 증가[7]
• L2 ↔ 인피니티 캐시 메모리 버스 폭이 SGRAM 버스 비트당 32 → 48-bit 구성으로 1.5배 증가[8][9] }}}

• 듀얼 미디어 엔진 (Dual Media Engine)
  VCN 4.0으로 업그레이드 되면서 최다 2개의 동영상을 동시에 디코딩 또는 인코딩을 지원하고, 클럭이 1.8배 증가되어 성능이 향상됐다.
• H.265 : 최대 8K 60FPS까지 디코딩, 인코딩 모두 지원
• AV1 : 최대 8K 60FPS까지 디코딩, 인코딩 모두 지원[10]

• 레이디언스 디스플레이 엔진 (Radiance Display™ Engine)
  ITU-R Recommendation BT.2020 색 영역을 충족하여, 최대 680억 컬러와 채널당 12비트 색 심도를 지원한다.

• HDMI 2.1a

• DisplayPort 2.1
  DisplayPort 2.0에 이미 등장했던 UHBR 10, 13.5, 20 중에 UHBR 13.5 규격까지만 충족하며, 4레인으로 구성할 경우 최대 54 Gbps의 디스플레이 링크 대역폭을 통해 4K 480Hz, 8K 165Hz 주사율 출력이 가능하다. 단순히 해상도, 주사율, 데이터 대역폭만 따지면 DisplayPort 2.0 버전과 다를 바 없지만 케이블 인증 규격은 DP8K에 머문 단점이 있었기 때문에, UHBR에 대응하는 DP40, DP80 케이블 인증 규격이 추가된 2.1 버전으로 건너뛴 것으로 보인다. 2024년 1월에 DisplayPort 2.1a 버전이 발표되면서 UHBR 13.5에 딱 맞는 DP54 인증 규격이 추가됨에 따라 DP54 인증 케이블도 호환할 수 있게 되었다.

• DirectStorage 1.1

• AMD Fluid Motion Frame
  DLSS 3.0 같이 리얼타임 랜더링의 프레임 보간 기술이다. 2023년 말에 RDNA 2도 공식 지원이 추가 되었다.

2.3.1. RDNA 3.5 (Strix, gfx1150)

• AMD 공식 보도자료
• AMD Extends AI and High-Performance Leadership in Data Center and PCs with New AMD Instinct, Ryzen and EPYC Processors at Computex 2024
• AMD Unveils Next-Gen “Zen 5” Ryzen Processors to Power Advanced AI Experiences
• "RDNA3.5" Instruction Set Architecture Reference Guide

【정식 발표 전 정보 펼치기 · 접기】

* 퀘이사존: AMD RDNA 3.5 "GFX 11.5" GPU 드라이버 준비 중, Ryzen 8000 CPU 및 APU 지원 예정

• 쿨앤조이: [루머] AMD Ryzen 8000 "스트릭스 포인트" 차세대 RDNA 3.5 코어수 확인
• (24년 3월) AMD RDNA3+, 올해 안에 발표
• (24년 4월) [루머]AMD APU는 최소 2027년까지 RDNA3+ GPU 아키텍처 사용

APU Strix Point에 탑재될것으로 추측되는 아키텍처. 호크포인트의 내장 그래픽이 피닉스의 내장 그래픽보다 개선된 성능을 보여주며 # 진짜로 라이젠 8000 시리즈에 탑재된 것으로 추측되기도 했으나 24년 전반기까지 출시된 ZEN 4 제품군에는 해당하지 않는 것으로 보인다.

• 텍스처 샘플링 성능이 2배 증가
• 벡터 명령어 처리를 위한 셰이딩 관련 보간 및 비교 성능이 2배 증가
• LPDDR5X SDRAM 접근 빈도가 감소
• LPDDR5X SDRAM 접근 레이턴시가 감소

• 싱글 벡터 범용 레지스터(vGPR)의 사용 힌트를 제공하는 s_singleuse_vdst 명령어 기능이 추가
• WGP마다 내장된 4개의 스칼라 ALU에서 부동 소수점 연산 기능이 추가 지원
• 데이터 병렬 처리(DPP)에 대한 스칼라 연산 입력 개수가 1 → 2개로 확장

2.4. RDNA 4 (Navi 4X, gfx????)

• 이미 RDNA 3에 도입된 AI 추론 가속기를 다용도화 하고, GPU의 CPU 오버헤드를 낮추는 MDIA를 더욱 강화할 것 이라고 한다.

• PlayStation 5 Pro에서 보여줬던 것처럼, 레이 트레이싱 엑셀러레이터가 개선될 것이라고 한다. BVH8 셰이더를 통해 RDNA 3 대비 한 사이클 당 2배의 광선 추적 성능을 보일 것이라고 한다.

• RDNA 4는 사실상 레이트레이싱 성능 개선과 RDNA 3의 하드웨어 버그,[14] 원래 RDNA 3에서 계획되었으나 반토막난 (192 → 96 MB) 인피니티 캐시 메모리 용량을 복구하는 등 RDNA 3의 완전체 혹은 단순 개량형이 될 것이라고 한다.

2.5. RDNA 5 (가칭)

3. 사건 사고

3.1. Verilog 코드 유출 사고

• 익명의 구매자가 나타나서 소스 코드를 팔았다
• 유출할 소스 코드가 더 많이 남았다는 해커의 주장이 거짓말이었다.
• 해커가 검거됐다.

3.2. 9세대 콘솔 게임기 관련

4. 관련 문서

• AMD/GPU
• Radeon RX
• Radeon RX 5000 시리즈
• Radeon RX 6000 시리즈
• Radeon RX 7000 시리즈
• Radeon Pro
• AMD/APU
• AMD ZEN 시리즈
• Steam Deck
• PlayStation 5
• PlayStation 5 Pro
• Xbox Series X|S
• CDNA
• UDNA
• TeraScale
• Graphics Core Next
• Video Core Next
• 라데온 소프트웨어
• AMD Fluid Motion Frame
• 삼성전자/마이크로아키텍처 목록: RDNA를 경량화한 GPU가 같이 들어갔다.
• 삼성 엑시노스/1000 시리즈: 엑시노스 1480, 엑시노스 1580 (이상 mRDNA 3)
• 삼성 엑시노스/2000 시리즈: 엑시노스 2200 (mRDNA 2), 엑시노스 2400 (mRDNA 3)

이 문서의 내용 중 전체 또는 일부는

Graphics Core Next

Graphics Core Next

문서의 r197 판

, 번 문단

에서 가져왔습니다. 이전 역사 보러 가기

이 문서의 내용 중 전체 또는 일부는 다른 문서에서 가져왔습니다.

[ 펼치기 · 접기 ]

Graphics Core Next

Graphics Core Next

문서의 r197 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)

문서의 r 판

, 번 문단

( 이전 역사)