최근 수정 시각 : 2023-12-03 09:13:25

SiFive


<colcolor=#fff>
<colbgcolor=black> 법인명 SiFive, Inc.
설립 2015년

[[미국|]][[틀:국기|]][[틀:국기|]] 캘리포니아
산업 반도체
경영진
CEO
패트릭 리틀 (2020년 9월~ )
CTO
이윤섭
상장 거래소 비상장기업
고용 인원 501-1,000명
주소
링크 공식 홈페이지

1. 개요2. 역사3. 제품
3.1. 고성능 코어
3.1.1. P200 시리즈
3.1.1.1. P270
3.1.2. P400 시리즈
3.1.2.1. P4503.1.2.2. P470
3.1.3. P500 시리즈
3.1.3.1. P550
3.1.4. P600 시리즈
3.1.4.1. P6503.1.4.2. P670
3.1.5. P800 시리즈
3.1.5.1. P870
3.2. AI용 코어
3.2.1. X200 시리즈3.2.2. X300 시리즈
3.3. 자동차용 코어
3.3.1. E6-A 시리즈3.3.2. S7-AD 시리즈3.3.3. X200-A 시리즈
4. 기타5. 관련 문서

[clearfix]

1. 개요

RISC-V 기반 코어 IP를 개발하는 팹리스 업체이다.

2. 역사

3. 제품

3.1. 고성능 코어

3.1.1. P200 시리즈

3.1.1.1. P270
  • 코어 레벨
    • ISA
      • RV64GCV 지원
    • 프론트 엔드
      • 32 KB 명령어 캐시
      • 2-wide 디코더
    • 백 엔드
      • 순차적 실행(In-Order Execution)
      • 2-issue 실행 유닛
    • 메모리 서브 시스템
      • 32 KB, write-back 데이터 캐시

3.1.2. P400 시리즈

3.1.2.1. P450
3.1.2.2. P470
파일:SiFive-P470.png
  • 코어 레벨
    • ISA
      • RVA22 지원
    • 프론트 엔드
      • 분기 예측기
      • 16/32 KB 명령어 캐시
      • 3-wide 디코더
    • 백 엔드
      • 비순차적 실행(Out-of-Order Execution) 및 추측 실행(Speculative Execution)
      • 3-wide 재명명
        • 128 정수 레지스터
        • 64 부동소수점 레지스터
        • 96 벡터 레지스터
      • 56 엔트리 크기의 재정렬 버퍼
      • 48 엔트리 크기의 정수 스케줄러 (3 x 16 엔트리 구성)
      • 16 엔트리 크기의 부동소수점 스케줄러
      • 16 엔트리 크기의 벡터 스케줄러
    • 메모리 서브 시스템
      • 1 x 로드 + 1 x 스토어
      • 16/32 KB, write-back 데이터 캐시

3.1.3. P500 시리즈

3.1.3.1. P550

3.1.4. P600 시리즈

3.1.4.1. P650
3.1.4.2. P670
파일:SiFive-P670.png
  • 코어 레벨
    • ISA
      • RVA22 지원
    • 프론트 엔드
      • 분기 예측기
      • 32 KB 명령어 캐시
      • 4-wide 디코더
    • 백 엔드
      • 비순차적 실행(Out-of-Order Execution) 및 추측 실행(Speculative Execution)
      • 4-wide 재명명
        • 208 정수 레지스터
        • 208 부동소수점 레지스터
        • 128 벡터 레지스터
      • 160 엔트리 크기의 재정렬 버퍼
      • 64 엔트리 크기의 정수 스케줄러 (4 x 16 엔트리 구성)
      • 32 엔트리 크기의 부동소수점 스케줄러 (2 x 16 엔트리 구성)
      • 32 엔트리 크기의 벡터 스케줄러 (2 x 16 엔트리 구성)
    • 메모리 서브 시스템
      • 2 x 로드/스토어
      • 32 KB, write-back 데이터 캐시

3.1.5. P800 시리즈

3.1.5.1. P870
파일:P870-HC35.jpg
  • 코어 레벨
    • ISA
      • RVA23, Vector 1.0, Vector Crypto 지원
    • 프론트 엔드
      • 분기 예측기

        • - 16K 엔트리 크기의 TAGE 분기 예측기
          - 2.5K 엔트리 크기의 간접(indirect) 분기 예측기
          - 64 엔트리 크기의 리턴 주소 스택(RAS)
      • 64 KB 명령어 캐시
      • 32 엔트리 L1 명령어 TLB
      • 36 바이트 명령어 인출(fetch)
      • 6-wide 디코더
    • 백 엔드
      • 비순차적 실행(Out-of-Order Execution) 및 추측 실행(Speculative Execution)
      • 6-wide 재명명
        • 228 정수 레지스터
        • 240 부동소수점 레지스터
        • 128 벡터 레지스터
      • ? 엔트리 크기의 재정렬 버퍼 (macro-op fusion을 통해 최대 1120개의 명령어 수용 가능)
      • 96 엔트리 크기의 정수 스케줄러 (6 x 16 엔트리 구성)
      • 48 엔트리 크기의 부동소수점 스케줄러 (2 x 24 엔트리 구성)
        • 2 사이클 fadd (SP/DP)
        • 2 사이클 fmul (SP/DP)
        • 4 사이클 fmac (SP/DP)
      • 32 엔트리 크기의 벡터 스케줄러 (2 x 16 엔트리 구성)
        • 2 x 128 비트 벡터 실행 파이프라인
    • 메모리 서브 시스템
      • 32 엔트리 크기의 스케줄러
      • 48 엔트리 크기의 로드 버퍼
      • 48 엔트리 크기의 스토어 버퍼
      • 64 KB, write-back 데이터 캐시
      • 64 엔트리 L1 데이터 TLB
      • 1K 엔트리 L2 TLB

3.2. AI용 코어

3.2.1. X200 시리즈

3.2.2. X300 시리즈

3.3. 자동차용 코어

3.3.1. E6-A 시리즈

3.3.2. S7-AD 시리즈

3.3.3. X200-A 시리즈

4. 기타

5. 관련 문서